例: 8 ビット レジスタ内の 5 ビット ディザに位相アキュムレータを使用する場合、デューティ = 1 ~ 31 [% = デューティ / (1 << ビット)]。
// Easier to do in assembly, where there is access to the carry flag
unsigned bits = 5; // states = 1 << bits
unsigned carry = 7; // keep carry bit within an 8 bit register, limits bits
unsigned frq = ((1 << carry) * duty) / (1 << bits); // More than 8 bit intermediate value
unsigned phs = 0;
for (i = 0; i < (1 << bits); i++) {
phs += frq; // Carry is high bit
output((phs >> carry) & 1); // Output carry
phs &= (1 << carry) - 1; // Discard carry
}
ディザ パターンは次のようになります。
00: 00000000000000000000000000000000
01: 00000000000000000000000000000001
02: 00000000000000010000000000000001
03: 00000000001000000000010000000001
04: 00000001000000010000000100000001
05: 00000010000010000001000001000001
06: 00000100001000010000010000100001
07: 00001000010001000010001000010001
08: 00010001000100010001000100010001
09: 00010001001000100100010010001001
10: 00010010010010010001001001001001
11: 00100100100100100100100100100101
12: 00100101001001010010010100100101
13: 00101001010010100101001010010101
14: 00101010010101010010101001010101
15: 00101010101010100101010101010101
16: 01010101010101010101010101010101
17: 01010101010101011010101010101011
18: 01010101101010110101010110101011
19: 01010110101101011010110101101011
20: 01011011010110110101101101011011
21: 01011011011011011011011011011011
22: 01101101101101110110110110110111
23: 01101110110111011011101101110111
24: 01110111011101110111011101110111
25: 01110111101110111101110111101111
26: 01111011110111110111101111011111
27: 01111101111101111110111110111111
28: 01111111011111110111111101111111
29: 01111111110111111111101111111111
30: 01111111111111110111111111111111
31: 01111111111111111111111111111111
十分な幅の整数がない場合 (または、乗算も除算もない場合はアセンブラーで)、一度に 1 ビットずつループで frq を計算する必要がある場合があります。
必要に応じて、ディザ パターンを事前に計算し、ルックアップ テーブルの定数としてコード化することができます。
2 の累乗のパターンのみノイズがありません。オーディオまたは RF 合成を行っていない限り、これは問題になりません。そうでなければ、他のパターンにはバーディーがあります。パターンを一度出力した後にパターン ビットの順序をスクランブルすると、ノイズが追加されますが、バーディーは削除されます。これには、ビットの追加も削除も行わない (1 と 0 の数はそのままで、順序が変わるだけの) 長い繰り返し周期を持つ LFSR 関数を使用できます。
60 Hz のフレーム レートで完全なパターンを出力するには、60 Hz * (1 << ビット) = 1.92 kHz のディザ周波数が必要であることに注意してください。おそらく、(1 << ビット) = 32 Hz のように、ちらつきのない LED のディザ周波数をはるかに低くすることができます。実験!