verilog - ストリーム内のバイトを一致させる適切な方法は? - ベリログ

Question

私はハードウェア設計にかなり慣れていないため、この問題にどのようにアプローチすればよいかわかりません。End Of Packet および Start of Packet 信号も含む 64 ビット幅のストリームを使用しています。SOP からのオフセットで特定のバイト シーケンスを見つける必要があります。目標は、ストリームを別のモジュールに渡すことです。SOP がアサートされるたびに、一致信号が次のモジュールにバイト シーケンスが着信パケットで見つかるかどうかを通知します。

信号を大きなシフト レジスタ (検索スペースに合わせて 16x64) にシフトし、それらのスライスで比較を行う必要があると思います。しかし、その後、SOP と EOP のシフト レジスタも必要になり、これらの信号をデータと同期させる必要があるようです (一致は SOP と共にアサートされます)。私は正しい軌道に乗っていますか、それともより良いアプローチがありますか?

Answer 1

その場合、あなたは正しい考えだと思います。ダウンストリーム モジュールが SOP を受信する前に一致が存在するかどうかを知る必要がある場合は、すべてのデータと 2 つの制御信号の 16 または 17 ステージのパイプラインを作成します。

ある種の領域の制約に対してレジスタが多すぎる場合は、チェックを行うのを待っている間、小さな RAM を使用してパケットを保持することを検討してください。