ARMコア（ARMから）とベンダー固有のドキュメントの間で重複するドキュメントを拡張することを発見しました。これは、ARM自体によってすでに提供されているARMコアの情報を繰り返します。デバイスファミリの例としてSTM32F10xxx/20xxx / 21xxx / L1xxxxを考えると、ARMとSTMからの6つのデータシートとマニュアルに分散された冗長コア固有の情報がかなりたくさんあります。
私の質問は、ARMコア実装会社からこれらの情報の冗長性を減らすための取り組みはありますか？返信ありがとうございます。
通常はarmを使用しますが、他のIPベンダーのコア（mipsなど）では、特にipベンダー（arm）からコアのドキュメントを入手したいと考えています。この場合、 http：//infocenter.arm.comはARMv7-MのARMアーキテクチャリファレンスマニュアル（ARM ARM）を入手し、Cortex-Mの下でCortex-m3またはm4またはm0テクニカルリファレンスマニュアル（TRM）を入手します。チップベンダーがその情報を提供している場合（最新のマニュアルでなくても）、デバイスのコアのリビジョンに固有のマニュアルを入手するのが理想的です。
チップベンダーの観点から、パーツ内でIPを購入したときにプログラマーリファレンスマニュアルを作成するときはいつでも、ユーザー向けの完全なマニュアルが必要です。ARMは、公開できる/公開すべき量を制限し、コアドキュメントを提供することを好むと思います。オフセットがARMによって駆動されるが、ベースアドレスがチップベンダーによって駆動されるCortex-M3内のタイマーのような周辺機器は、チップベンダーとIPベンダーの両方のマニュアルで説明されていることがよくあります。ARMとは異なり、一部のIPベンダーは、プログラミングサポートの提供とサポートをチップベンダーに提供してもらいたいマニュアルをユーザーに見せたくない場合があります。したがって、IPベンダーごとおよびチップベンダーごとに、ドキュメントの問題に対するソリューションの大規模な組み合わせが表示されます。
単一のチップベンダー企業内では、同じ習慣が見られます。おそらく、チップのファミリのすべてのマニュアルを作成する人またはチームが1人だけであるため、または会社のポリシー/プラクティスを通じて、または次のチップのマニュアルがかなりの量を盗むためです。以前のチップおよびチップマニュアルのロジックとコンテンツ（必要に応じて、いくつかの項目を切り取って貼り付け、変更します）。
目に見えないのは、2つの競合するチップベンダーが標準化していることです。IntelとAMDが共同でx86マニュアルを作成できるかどうか、またはチップのピン配置、フットプリント、電力などの同じ標準に準拠できるかどうかを確認してください。一方をコピーして、交換部品またはソースコード互換部品を減らすことができますが、通常、チップベンダーがうまくやっていくのを見てください。通常、そうすることは彼らの最善の利益ではありません。彼らはお互いにIPブロックを購入したり、弁護士に特許使用料の支払い契約などを書かせたりする必要があるかもしれませんが、何らかの理由で強制されない限り、彼らが並んで座って何かに取り組むことはありません。
完璧な例は、cortex-m3内のシステムタイマー、または内部コア割り込み情報などに関する情報です。特に、ベンダーが独自の割り込みロジックを追加し、アームコア外にレジスタを追加した場合はそうです。まれに、ライセンスが正常に作成されたクローン（xscale）でない限り、完全な命令セットが表示されます。
ベンダーがその情報を自分たちで公開する場合、それはより混沌とし、標準化されなくなります。プログラマーに、ドキュメントを公開したくない、または公開したくないために移動した、または存在しないドキュメントを見つけるために、あちこちや他の場所に行くように強制することは、プログラマーに少し不利です。同時に、経験は一貫していますが、プログラマーはARMドキュメントを使用し、そのアームコア側はチップベンダー間で一貫したエクスペリエンスです。