1

ファンアウトバッファへのクロック入力があり、LVDS入力をPLL入力の下端に駆動します。2つのピンがあります- AJ19（アクティブハイ）と相補AK19ピン（アクティブロー）。私はにのみ興味がAJ19あるので、私のトップレベルのモジュールは次のようになります。

module top(clk, ...);
...
endmodule

これが私のピン配置ですclk：

set_instance_assignment -name IO_STANDARD LVDS -to clk
set_location_assignment PIN_AJ19 -to clk
set_location_assignment PIN_AK19 -to "clk(n)"

これまでのところ良いですが、フィッターは私を夢中にさせる非常に迷惑な警告を生成しています：

Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (176674): Following 1 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "clk" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "clk(n)"

input wire [1:0] clkアルテラのナレッジベースは、警告を削除するために、実際に時計をペア（つまり）として定義することを提案しました。入力ピンがロジックを駆動しないという別の警告が表示されるため、これはあまり役に立ちません。

を使用してこの警告を無効にしようとしまし// altera message_off 176118た。「176118」は有効なメッセージIDではないため、エラーが発生します。

この問題を解決する方法について何か提案はありますか？

4

2 に答える 2

2

プリミティブの詳細とテンプレートについては、アルテラの「低レベルプリミティブを使用した設計ユーザーガイド」を参照して ください。http：//www.altera.co.uk/literature/ug/ug_low_level.pdf

トップレベルブロックのラッピングの例：

module top_wrap (
    ...
    input wire refclk,  input wire refclk_n,
  );

    // differential input buffers
  wire int_refclk;
  ALT_INBUF_DIFF inbuf_refclk (
    .i (refclk),
    .ibar (refclk_n),
    .o(int_refclk),
  );

  top wrapped (
      .refclk( int_refclk),
      ...
  )
endmodule
于 2012-12-04T15:22:20.013 に答える
2

これを取り除くには、両方の信号を作成してから、それらをLVDSバッファーコンポーネントに取り込む必要があります（アルテラがこのコンポーネントを頭のてっぺんから呼んでいるものを思い出せません）。その出力は「通常の「適切と思われる場合に使用できる内部信号。

于 2012-05-28T14:19:13.950 に答える