verilog - verilogに固定小数点乗数を実装する

Question

verilogで相関を計算するシステムを設計する必要があり、ビット数が制限された固定小数点計算しか使用できません。したがって、入力の合計よりもビット数が少ない固定小数点乗算器を実装する必要があります（入力の長さと小数ビットの数は同じです）。

重要なのは、通常どおりに乗算してからビットを減らすことはできないということです。それで、それを行うための特別な方法はありますか？

Answer 1

A=B*C問題なく動作します-計算全体でバイナリポイントがどこにあるかを追跡する必要があります。しかし、それはただの予約です。

コンパイラに簿記を任せたい場合は、VHDL と標準 (VHDL-2008) のfixed_point パッケージを使用してください。