InVIM
%
は優れた時間節約コマンドです。私はVerilogで作業していますが、角かっこはあまり使用されていません。%
そこで、Verilogで効果的に使用できるメカニズムがあるかどうかを知りたいと思いました。
例えば :
カーソルが単語の下
task
にあり、%
コマンドを実行すると、ある行に移動しますendtask
。module
toendmodule
とbegin
toについても同様ですend
。
この種の機能は、大規模なVerilogモジュールと関数を検討しているときに非常に役立ちます。