PTLsimを使用してPCMの研究を行っています。ファイルdcache.cppの関数voidMissBuffer:: clock（）内にループがあることがわかりました。これは、メモリまたはキャッシュへの並列アクセスが発生することを意味します。しかし、メモリランクだけでどうしてそれが起こるのでしょうか。さらに、レベル1 Dキャッシュの数は8バンクのみですが、MissBufferのサイズは64です。したがって、バンクは並列アクセスを説明できません。混乱します。書き込み記憶時間を記録するなどの機能を追加したい場合、どうすればよいですか？