6

いろいろ調べてみましたが、あまり情報がありませんでした。

ARM 組み込みプロセッサのL1読み取りポートと L1 書き込みポートの数と、ポートの幅を知りたいです。具体的には、Cortex-A8、Cortex-A9、Cortext-A15 に興味があります。

私の盲目的な推測では、Cortex-A9 プロセッサには 1 つの L1 読み取りポートと 1 つの L1 書き込みポートがあり、これらは 64 ビット幅です。私のもう1つの推測は、1つの共有読み取り/書き込みポートがあるということです。それについて何か考えはありますか？

4

2 に答える 2

3

これらのプロセッサには、個別の L1 命令キャッシュとデータ キャッシュがあります。すべてのARMコアのL1 IキャッシュとDキャッシュには、それぞれ1つの読み取りポートと1つの書き込みポートFurber p.81があると確信しています。

L1 キャッシュは各コアにあるため、詳細については、MPCore TRM ではなくCortex-A9 TRMなどのコア TRM に移動します。Ch 7 には、それぞれの 64 ビット データパスが記載されています。

于 2012-10-24T02:00:52.147 に答える
2

各プロセッサの AXI 機能を確認する必要があります。

たとえば、Cortex-A9 のページには、AXI マスター インターフェイスの属性と状態の詳細な表が含まれています。

Cortex-A9 MPCore L2 インターフェイスは、2 つの 64 ビット幅の AXI バス マスターを持つことができます。

Cortex-A15 のページには、次のような情報が含まれています。

プロセッサは、AMBA 4 AXI Coherency Extensions (ACE) マスター インターフェイスと AMBA 3 AXI Accelerator Coherency Port (ACP) スレーブ インターフェイスを実装します。ACE と ACP はどちらも、ハードウェアで構成可能な 64 ビットまたは 128 ビットのデータ幅をサポートしています。

同様のページやCortex-A8もあります。

于 2012-10-08T19:05:38.570 に答える