組み込みアプリケーションにシリアル NOR フラッシュ (SPI ベース) を使用しており、その上にファイル システムを実装する必要があります。これにより、私の NOR フラッシュは、摩耗レベル アルゴリズムが明らかになる頻繁な消去および書き込みサイクルになりやすくなります。同じことについていくつか質問したい:
まず、Nor フラッシュにウェア レベル アルゴリズムを実装することは可能ですか? はいの場合、ほとんどの場合、NOR フラッシュではなく NAND フラッシュのソリューションを見つけるのはなぜですか?
次に、シリアル SPI ベースの低コストの NAND フラッシュを利用できますか? はいの場合は、同じ部品番号を教えてください。
第三に、独自の Wear Level アルゴリズムを実装するのはどのくらい難しいですか?
第 4 に、産業用グレードの NOR フラッシュの消去/書き込みサイクルが高い (数百万回!!) ことも読んだ/聞いたことがありますが、この理解は正しいですか? はいの場合は、そのような SPI NOR フラッシュの詳細を教えてください。これにより、ウェア レベル アルゴリズムの実装を回避することにもつながる可能性があります。完全ではないにしても、独自のウェア レベル アルゴリズムを実装することを計画しているので、少しは役立つかもしれません。ウェア レベル アルゴリズムを実装する特定の領域での余裕と容易さ。
これらすべての点に対する制約はコストです。これらの問題に対する低コストのソリューションが必要です。
前もって感謝します
よろしく
アディティア・ミタル
(mittal.aditya12@gmail.com)