x86 - Corei7のコアごとのL2とL3間の相互接続

Question

Intelコアi7には、コアごとのL1およびL2キャッシュと、大規模な共有L3キャッシュがあります。複数のL2を単一のL3に接続する相互接続の種類を知る必要があります。私は学生であり、キャッシュサブシステムの大まかな動作モデルを作成する必要があります。クロスバーですか？単一のバス？指輪？私が出会った参考文献には、キャッシュの構造の詳細が記載されていますが、どのような種類のオンチップ相互接続が存在するかについては言及されていません。

ありがとう、

-ネハ

Answer 1

現代のi7はリングを使用しています。トムのハードウェアから：

今年の初めに、IntelのシニアプリンシパルエンジニアであるSailesh Kottapalliと話をする機会がありました。彼は、リングバスによって実現されたXeon7500シリーズのLLCから300GB/sに近い持続的な帯域幅を見たと説明しました。 。さらに、IntelはIDFで、現在開発中のすべての製品がリングバスを採用していることを確認しました。

モデルは非常にラフになりますが、L3に関連するi7パフォーマンスカウンターの公開情報からより多くの情報を収集できる場合があります。