0

入力として4ビット、出力として1ビットのマルチプレクサを書き込んでいます。ケースやifなどを使用して、いくつかの方法でトレイを使用していますが、次のエラーが発生し続けます。

WARNING:PhysDesignRules:367 - The signal <A<2>_IBUF> is incomplete. The signal
   does not drive any load pins in the design.
WARNING:Par:288 - The signal A<2>_IBUF has no load.  PAR will not attempt to route this signal.
WARNING:Par:283 - There are 1 loadless signals in this design. This design will cause Bitgen to issue DRC warnings.

そして、回路設計カード（Basys）でプログラムすると、すべてが正常に機能しますが、A [2]に割り当てられているスイッチが機能しません。これが、私のモジュールです。

module Multi_4_1(
    input [3:0] A,
    input [1:0] S,
    output Z
    );

     wire w1, w2;

     Multi_2_1 a(.A(A[0]), .B(A[1]), .SEL(S[0]), .F(w1));
    Multi_2_1 b(.A(A[2]), .B(A[3]), .SEL(S[1]), .F(w2));
     Multi_2_1 c(.A(w1), .B(w2), .SEL(S[1]), .F(Z));

endmodule

module Multi_2_1(
    input A,
    input B,
    input SEL,
    output F
    );

     assign F = (~SEL&A)|(SEL&B);

endmodule

そして、これは私がカードに端末を割り当てる場所ですが、これは私が別のプロジェクトでそれを試しました、そしてそれはうまくいきます

NET "A[3]" LOC ="B4";   # sw3
NET "A[2]" LOC ="K3";
NET "A[1]" LOC ="L3";   # sw1
NET "A[0]" LOC ="P11";  # sw0, el de la derecha

NET "S[0]" LOC ="G3";   # sw4
NET "S[1]" LOC ="F3";   # sw5

NET "Z" LOC ="M5";   # L0, el de la derecha
4

1 に答える 1

1

マルチプレクサの設計が正しくありません。

これはあなたの真理値表です：

S=00 => Z=A[0]
S=01 => Z=A[1]
S=10 => Z=A[3]
S=11 => Z=A[3]

したがって、A [2]を出力にすることはできないため、「アンロード」され、合成ツールがこれを警告します。おそらく、Muxbがを使用することを意図していますsel(S[0])。

于 2013-02-12T00:47:52.177 に答える