verilog - VerilogのシンプルなCPU設計

Question

他のモジュールの出力を保持し、それを別のモジュールへの入力として提供するワイヤー変数を使用しようとしています。テストベンチから最初にその値を変更しようとしているときに、以下に説明するようなエラーが表示されます。ここで、 tb.vはテストベンチファイルの名前です。

tb.v：39：エラー：aはTBの有効なl値ではありません。
tb.v：4：エラー：aはここでwireとして宣言されています。精緻化中に1つのエラー。

誰かが私が間違っていることを教えてもらえますか？