warnings - Verilog で特定の未使用のワイヤを無視する方法は?

Question

私のデザインには、意図的に使用されていないが保持したい特定のワイヤとポートがあります。
ザイリンクス Verilog シンセサイザーに、これらの特定のワイヤについて「未使用」の警告が表示されないようにするにはどうすればよいですか。

どうやら VHDL にはこれに対するopenキーワードがありますが、Verilog でこれに相当するものが何であるかはわかりません。

score 3 · Accepted Answer

私はこれらを取り除く方法を知っています：Port VALUE is not connected to this instance

VALUE 出力が使用されていなくても、ザイリンクスツールでは警告が生成されないようです。

counter #(5'b11010) counter_txd_en(
    .CLK(CLK),
    .RST(RST),
    .MAXED(step),
    .EN(1'b1),
    .VALUE()
);

この解決策は、未使用のポートのみを対象としているため、質問に対する部分的な回答にすぎないことはわかっています。

また、未使用のポートがサブモジュールに不要なものをもたらす場合、それらについての警告が表示されることがあります...

score 1 · Accepted Answer

ティムが言ったように、これらの警告はツール固有のものであり、警告を完全にオフにすることはできますが、(通常) 警告の特定のインスタンスをオフにすることはできません。

そうは言っても、前もって述べておく次の方法を使用してそれらを取り除くことができます.

そう。これらの未使用の警告を取り除くには、解決策は...それらを使用することです! つまり、混乱全体をワイヤード OR にまとめ、結果を最上位出力にプッシュし、その出力にタイミング無視を配置します。これにより、未使用の警告が処理されますが、PAR の結果には影響しません。

繰り返しますが、実際にはこれを行わないことをお勧めします。警告には理由があります。将来的には、根底にある仮定が変更され、それらの警告が有効になることを保証します。

3 に答える 3