arrays - Verilog の配列とマルチプレクサ

Question

Verilog で配列を合成する方法を知りたいです。配列のサイズのMUXを作成しますか、それとも何か他のものですか。大きなサイズの MUX 合成を回避するためのテクニックはありますか。

Answer 1

アレイが読み取り専用の場合、ROM (または書き込み可能が無効になっている RAM) として実装されます。

配列が書き込み可能な場合、RAM ブロックが確実に推論されるようにするための書き込み方法に関する規則があります。

Answer 2

一般に、大きな配列はダイナミック RAM として合成できますが (合成オプションによって異なります)、必要に応じて大きなマルチプレクサを備えた巨大なフリップフロップ フィールドとして実装することもできますが、ダイナミック RAM を使用するのが最も面積効率の良い方法です。大きな配列を合成します。

動的 RAM が使用されている場合は、通常、サイクルごとに 1 つまたは 2 つの読み取りまたは書き込みに制限されることに注意してください (RAM 内のすべてのエントリを一度に更新することはできません)。