MIPS 設計の主な側面は、すべての命令のキャッシュ アクセスを含むすべてのサブフェーズを 1 つのサイクルに収めることでした。これにより、インターロックの必要がなくなり、単一サイクルのスループットが可能になりました。
しかし、MIPS の新しいバージョン ( http://cs.nyu.edu/courses/spring02/V22.0480-002/vliw.pdfスライド 9) では、インターロックがアーキテクチャに再導入されました。
- 結局、MIPS は元々、パイプライン ステージを連動させないマイクロプロセッサのようなものを表していました。
- 新しい実装 (メモリ レイテンシが異なる) には複数のスロットが必要であり、コードの正確性が実装のバージョンに依存することを好まないためです。
- とにかく他の命令はインターロックを必要とするため（浮動小数点など）
- 連動するのはそんなに苦じゃないから
したがって、あなたの質問を考慮してください：
Interlock Pipeline の欠点とは正確には何ですか?
インターロックには、より複雑なハードウェア (CPU の制御ユニット) が必要であり、手描きのトランジスタや数十万個のトランジスタの CPU の時代には、設計とテストはそれほど簡単ではありませんでした。彼らは、インターロックなしで CPU コアを設計するという目標を選択しましたが、失敗しました。彼らは、インターロッキングなしでは、互換性のある一連の商用チップを製造することができませんでした。
ルーターが MIPS アーキテクチャのプロセッサを優先するのはなぜですか?
歴史的に、それらは最初のネットワーク デバイスで人気があり、おそらく慣性と MIPS ベースのデバイスへの投資 (ネットワーク デバイス メーカーと MIPS チップ メーカーの両方) により、次のデバイスで使用されました。
Dominic Sweetman 著の「See MIPS Run」の 15、16、22 ページ
http://books.google.com/books?id=kk8G2gK4Tw8C&pg=PR15を確認してください。
1990 年代半ばには、R4600、RM5200、および RM7000 という、簡単にアクセスできる MIPS チップがいくつかありました。1993 年の R4600 は Cisco によって使用され、次のモデルは 64 ビット バスと大規模なオンチップ L2 キャッシュを備えていました。当時のルーターを駆動するのに十分な性能を備えていました。
2010年代には、ARM上にルーターがあったと思います（現在、ネットワークとARMを備えたSoCがたくさんあります）。これは、ARM が最も広くライセンスされているアーキテクチャであるためです (ライセンスされているコア数に関しては、2011 年には 78%です)。2 番目のアーキテクチャは 10% の ARC です (PC またはラップトップの Intel vPro ステッカーを確認してください。ステッカーがある場合は、チップセットに ARC コアが含まれています。多くの SSD コントローラーでも使用されています)。MIPS はこの評価で 3 番目に過ぎず、市場にある合計 100 億コアの 6% しかありません。