fpga で既に生成されている内部クロックを取得する必要があり、それを出力変数に渡す必要があります。どうすればその内部クロックを Verilog コードで取得できますか? fpga ボードは内部で 100MHz を生成すると誰かが私に言いました。Verilog コードへのクロック信号を取得するにはどうすればよいですか?
1556 次
2 に答える
1
あなたの質問は完全に明確ではありませんが、100 MHz ではない fpga で内部生成されたクロックを持っているように聞こえますが、その内部生成クロックから 100 MHz クロックを生成したいと思いますか? fpga 内に内部生成されたクロックが実際にあるとは信じがたいです (fpga に接続されている外部発振器があるに違いありません)。それは、ほとんどすべてのfpgas（すべてのfpgasに賭ける-現代のものを聞いたことがない）には、クロック入力を取り、それを操作できるクロック乗算器回路があることを述べています（たとえば、周波数、位相、極性の変更など）など）。ザイリンクス fpgas では、このブロックは DCM と呼ばれ、coregen を介して簡単に設定できます。あなたがより具体的/明確に提供すれば、あなたが探しているものを手に入れるのを人々が助けることができると確信しています.
于 2013-05-27T16:23:47.493 に答える
0
PLL モジュール (FPGA 合成ツールで生成したもの) を使用できます。ここで、この PLL は 1 つの入力クロックを受け取り、最大 5 つの出力クロックを生成できます。ここで、出力クロック信号のいずれかをメイン デザイン (つまり、DUT) に割り当てます。
于 2013-11-21T18:53:35.423 に答える