mips - pic32 mips アセンブリ パイプライン: 分岐遅延スロットとロード遅延スロット

Question

PIC32 は MIPS 4K コアを使用するため、そのアセンブリ言語はパイプライン効果 (分岐遅延スロットとロード遅延スロットの両方) の影響を受ける必要があります。

問題は、遅延スロットが 1 つの命令なのか、それとも複数の命令なのかということです。パイプラインの詳細に依存すると思います。

それに関するドキュメントが見つかりません。