5

Linux (Kubuntu 12.04 LTS) で Quartus II 13.0 (Free Web Package) をコマンドラインから使用して、Verilog RTL から Verilog テクノロジ ネットリストを生成しようとしています。これは、生成された何千もの Verilog ファイルのさまざまなツールによって生成された合成結果を比較するプロジェクトに必要です。したがって、GUIを使用することは実際にはオプションではありません..

たとえば、ザイリンクス Vivado では、次の TCL コマンドを使用して実行できます。

read_verilog input.v
synth_design -part xc7k70t -top top_module
write_verilog output.v

私が使用したほとんどの ASIC ツールは、同様のインターフェイスを提供します。

ザイリンクス XST の場合は、もう少し複雑です。

1.) work.xst ファイルの生成:

run -ifn work.prj ..some..more..options..

2.) work.prj ファイルの生成:

verilog work "input.v"

3.) 合成の実行:

xst -ifn work.xst

4.) Verilog バイナリから Verilog ネットリストを生成:

netgen -w -ofmt verilog work.ngc output

しかし、Quartus II では、コマンド ライン ツールの使用方法に関するドキュメントがまったく見つかりません。私が見つけることができるのは、グラフィカル IDE インターフェイスのドキュメントだけです。多分私は間違った場所を見ているだけですか？

Quartus II IDE を strace や同様のツールで調べ始める前に、コマンドラインから Quartus II を使用している人はいますか?正しい方向に向けることができますか?

4

4 に答える 4

4

たとえば、次のシェル スクリプトbinary_ops_00000000は、デザイン ファイルからモジュールを合成しますbinary_ops_00000000.v。

PATH=$PATH:/opt/altera/13.0/quartus/bin
quartus_map binary_ops_00000000 --source=binary_ops_00000000.v --family="Cyclone III" 
quartus_fit binary_ops_00000000
quartus_eda binary_ops_00000000 --formal_verification --tool=conformal
cp -v fv/conformal/binary_ops_00000000.vo output.v

quartus_eda幅広いさまざまなモードをサポートしています (quartus_eda --help=tool表については、を参照してください)。Conformal LEC 用に生成された Verilog は、私の目的には問題ないようです。

このコマンドは空のディレクトリで実行することをお勧めします。これは、一連のファイルを生成し、場合によっては、以前の実行 (異なる設定で) からのファイルが見つかった場合にエラー メッセージを出力するためです。

于 2013-07-03T12:34:52.990 に答える
3

intel.comで、役立つ Quartus II Tcl Examples ページを見つけることができます。

于 2013-07-17T13:21:39.467 に答える
2

以下を使用して、すべてのコマンドライン引数と Tcl 関数の両方に関するヘルプを表示することもできます

quartus_sh --qhelp
于 2014-09-16T04:21:43.473 に答える