次のコードは正常に動作します
//m_outputFilePath and m_moduleName are strings
std::string moduleVerilog;
// call Gen function to update moduleVerilog
std::ofstream moduleVerilogFile(m_outputFilePath + "\\" + m_moduleName + ".v");
if (moduleVerilogFile.is_open())
{
moduleVerilogFile << moduleVerilog;
moduleVerilogFile.close();
}
しかし、次のように変更moduleVerilogFile
した場合:
std::ofstream moduleVerilogFile(m_outputFilePath + "\\Verilog\\" + m_moduleName + ".v");
moduleVerilogFile.is_open()
false を返すため、ファイルには何も書き込まれません明示的にVerilog
ディレクトリを生成する必要がありますか?(奇妙に見えます)