私の学術プロジェクトでは、FIFO を使用していくつかのデータを処理する必要があります。データは 156.25Mhz の周波数で FIFO に書き込まれ、毎回 66 ビットのデータが書き込まれます。読み取り側のクロック周波数は 644.53Mhz で、各クロックで 16 ビットのデータが読み取られます。現在、2048 レジスタを使用しており、データは書き込みおよび読み取りポインターを使用して処理されます。これは 100 万回の書き込みクロック サイクル期間は問題なく動作しますが、その後はオーバーフローが発生します。私の実装の何が問題になっていますか?? レジスタ(FIFO)の深さが足りない?? 誰か助けてください...
よろしくお願いします、ASIF