verilog - Verilog: genvar i に従って生成ステートメントで多くの reg を宣言する方法

Question

genvar i に従って、generate ステートメントで多くの reg を宣言したい。たとえば、genvar i = 10 i の場合、reg_0、reg_1、reg_2 ... reg_9 を宣言したいとします。

これどうやってするの？

Answer 1

それらを配列として宣言する必要があると思います。私のVerilogは少し錆びていますが、次のようなものがうまくいくはずです:

reg [width-1:0] foo [0:i - 1];