verilog - Verilog で 64 ビット浮動小数点数の符号を変更しますか?

Question

そのため、合成のために Verilog で 64 ビットの浮動小数点数を使用しています。理想的には、A と B が 2 つの数値である -A*B を実行したいと考えています。私は A*B をやり過ぎてしまったので、最初のビットの値を 0 から 1 または 1 から 0 に変更して -A*B を表すようにしても大丈夫ですか。

みたいな、

A[0]=~A[0];

ご提案いただきありがとうございます。

Answer 1

はい！それだけです。

否定する0と が得られることに注意してください-0。(これらは異なる浮動小数点ビット パターンです。) これが問題になるかどうかは、アプリケーションによって異なります。