verilog - Verilog でテストベンチからローカル モジュール変数にアクセスする

Question

モジュールを検証するために Verilog テスト ベンチを作成する場合、テスト ベンチからそのモジュールにローカルな特定の変数にアクセスする方法はありますか?

Answer 1

階層参照を使用して、階層間変数にアクセスします。

現在のモジュールの下位階層にある変数にアクセスするには、以下の例のように「dut.localvar」という相対パスを使用できます。

現在のモジュール階層の一部ではないモジュールの変数にアクセスするには、上から絶対パスを使用します (例: "testbench.dut.localvar")。

module testbench();
reg clk;
wire out;

DUT dut(clk, out);

always@(posedge clk)
begin
   $display("%b", dut.local_var);
end
endmodule

module DUT(input wire clk,output reg out);
reg local_var = 1'b0;

always@(posedge clk)
begin
   local_var = ~local_var;
end
endmodule