0

シフト レジスタのモジュールを作成し、変数値で初期化しようとしています。しかし、それは機能していません

ここにコードがあります

module shiftreg(dataOut,EN, in, CLK, Q,init);
   parameter n = 4; 
   input [n-1:0] init; //the initial value of the register
   input EN; input in; 
   input CLK; output [n-1:0] Q; output dataOut; reg dataOut;
   reg [n-1:0] Q;  //needs to be saved for future shifts.

   initial 
   begin
      Q=init; dataOut=init[0];
   end

   always @(posedge CLK) 
   begin 
      if (EN) 
      begin
         Q={in,Q[n-1:1]}; 
         dataOut=Q[0];
      end 
   end 
endmodule
4

1 に答える 1

2

initブロック内で機能するにはコンテンツである必要があり、initialRTL シミュレーションと一部の FPGA でのみ機能します。ほとんどのシンセサイザーinitialはブロックを無視します。より良いアプローチは、負荷を少し追加することです。ノンブロッキング代入をレジスターにアウトすることをお勧めします。dataOutassignステートメントを使用して、フロップを保存できます。

always @(posedge CLK) begin
  if (LOAD)  Q <= init;
  else if (EN)    Q <= {in,Q[n-1:1]}; 
end
assign dataOut = Q[0];
于 2013-11-14T21:06:47.547 に答える