3

QuartusII での FPGA デザインと、いくらかの予備容量を持つ継続的インテグレーション サーバーがあります。

ここで、入力信号が専用コンポーネントによって生成され、出力信号が期待される動作に対してチェックされる、FPGA デザイン用のテストスイートを構築したいと考えています。

ログ ファイルに警告を収集できるように、バッチ ファイルから非対話的にシミュレーションを実行する方法はありますか?

4

1 に答える 1