1

この7セグ表示機能をやろうとしています。入力「rn」は表示したい数値ですが、ISE スイートでシミュレーションを実行している間は、「rn」が 0 または 1 に等しい場合にのみ「rn」を認識できます。それより大きい値は失敗します。したがって、出力 seg[7:0] は 8 ビットの 0 になります。

module LED_7seg(clk, btn, rn, segA, segB, segC, segD, segE, segF, segG, segDP, anodes);

input clk, btn;       
input [4:0] rn;
output [3:0] anodes;     

output segA, segB, segC, segD, segE, segF, segG, segDP;

wire [4:0] rn_in;
reg [7:0] seg;


assign {rn_in[4], rn_in[3], rn_in[2], rn_in[1], rn_in[0]} = rn;


always @ (*)
case (rn_in)
    (5'b00001 || 5'b10001) : seg = 8'b11111100;    //0
    (5'b00001 || 5'b10001) : seg = 8'b01100000;     //1
    (5'b00010 || 5'b10010) : seg = 8'b11011010;     //2
    (5'b00011 || 5'b10011) : seg = 8'b11110010;     //3
    (5'b00100 || 5'b10100) : seg = 8'b01100110;     //4
    (5'b00101 || 5'b10101) : seg = 8'b10110110;     //5
    (5'b00110 || 5'b10110) : seg = 8'b10111110;     //6
    (5'b00111 || 5'b10111) : seg = 8'b11100000;     //7
    (5'b01000 || 5'b11000) : seg = 8'b11111110;     //8
    (5'b01001 || 5'b11001) : seg = 8'b11110110;     //9
    (5'b01010 || 5'b11010) : seg = 8'b11101110;     //10
    (5'b01011 || 5'b11011) : seg = 8'b00111110;      //11
    (5'b01100 || 5'b11100) : seg = 8'b10011100;     //12
    (5'b01101 || 5'b11101) : seg = 8'b01111010;     //13
    (5'b01110 || 5'b11110) : seg = 8'b10011110;     //14
    (5'b01111 || 5'b11111) : seg = 8'b10001110;     //15
    default : seg = 8'b00000000; 
endcase

assign {segA, segB, segC, segD, segE, segF, segG, segDP} = seg;

endmodule

どんな支援も役に立ちます。

4

1 に答える 1

3

|| を使用しています 演算子。論理和です。コードでは、常に 1 に評価される 2 つの非ゼロ値の論理 OR を計算しています。たとえば、(5'b00001 || 5'b10001) = 1 です。

あなたが望むものは次のとおりだと思います：

変更（ケースアイテムごと）

(5'b00001 || 5'b10001) : seg = 8'b11111100;    //0

の中へ：

5'b00001, 5'b10001 : seg = 8'b11111100;    //0

前者は、rn_in が (5'b00001 || 5'b10001)=1 に等しい場合を意味します。後者は、rn_in が 5'b00001 に等しいか、rn_in が 5'b10001 に等しいかを意味します。

于 2014-02-28T02:32:58.937 に答える