verilog - モジュール識別子を Verilog のモジュール タイプと同じにすることはできますか?

Question

例えば

module top
    debouncer debouncer(...);
endmodule

module debouncer
...
endmodule

トップモジュールでデバウンサーを「デバウンサー」としてインスタンス化できますか、それとも違法ですか?

Answer 1

はい、モジュールインスタンス名が Verilog のモジュール名と一致することは合法であり、モジュールのインスタンスが 1 つだけ必要な場合は、そうするのが非常に一般的です。ただし、お気に入りのシミュレーターでファイルをコンパイルするだけで、それを自分ですばやく確認できます。以下は正当な構文であり、私のためにコンパイルされます。

module top;
    debouncer debouncer();
endmodule

module debouncer;
endmodule