Verilog コードの実行に Vivado を使用しています。合成およびインプリメンテーションの実行中にエラーは表示されませんが、ビットストリームをビルドできません。
これは私が得るエラーです:
エラー: [Drc 23-20] ルール違反 (NSTD-1) 未指定の I/O 標準 - 12 個の論理ポートのうち 12 個が、ユーザーが割り当てた特定の値ではなく、I/O 標準 (IOSTANDARD) 値「DEFAULT」を使用しています。これにより、I/O の競合や、ボードの電源または接続との非互換性が発生し、パフォーマンスやシグナル インテグリティに影響を与えたり、極端な場合には、デバイスや接続先のコンポーネントに損傷を与えたりする可能性があります。
また、次のことも示唆しています。
この違反を修正するには、すべての I/O 規格を指定します。このデザインは、すべての論理ポートにユーザー指定の I/O 規格値が定義されていない限り、ビットストリームを生成できません。I/O 規格値が指定されていない (推奨されません) ビットストリームの作成を許可するには、次のコマンドを使用します。
set_property SEVERITY {Warning} [get_drc_checks NSTD-1]メモ : Vivado Runs インフラストラクチャ (launch_runs Tcl コマンドなど) を使用する場合は、このコマンドを .tcl ファイルに追加し、そのファイルをインプリメンテーション run の write_bitstream ステップのプレフックとして追加します。
TclVivadoを使用してスクリプトを作成するにはどうすればよいでしょうか。提案されたコマンドを Tcl コンソールに追加しましたが、それでも同じエラーが発生します。