ARMv7-A&R アーキテクチャ マニュアル (DDI0-406B) セクション C1 は、一連のメモリ マップ (または CP14 マップ) レジスタを介してデバッグ インターフェイスを定義します。機能には、ハードウェア ブレークポイント、ハードウェア ウォッチポイント、ベクトル キャッチ、およびデバッグ状態での ARM 命令の実行が含まれます。これは、通常、高価なケーブルとソフトウェアを必要とする JTAG デバッグの完全な代替手段のようです。
Cortex A9 MPcore デバイスをいじってみると、1 つのコアがデバッグ状態になり、別のコアがそれを制御できることがわかりました (ステップ デバッグ、ブレークポイント セットなど)。誰かがそれを超えて、このインターフェイスで GDB リモート シリアル プロトコルを実装したかどうか疑問に思っていましたか?