私が把握しようとしているFPGAの構成可能なロジックブロック（CLB）の図面があります：（
ソース：eet.com）
私の質問は次のとおり
です。 1. 緑色の四角形とは何ですか。
2. DIN (C2) および EC (C4) とは何ですか? EC は CE (クロックイネーブル) と同じですか?
3. この種のフリップフロップに SET が必要なのはなぜですか (C3 S/R は SET/RESET であると想定しています)。つまり、「保存」したいデータとして D 入力が既にあり、RD はリセットです。では、SD の役割は何でしょうか。
助けてください？:)
特定の FPGA アーキテクチャがわからないため、以下は図面の解釈に基づいています。
フリップフロップの SD および RD は非同期のセットおよびリセットであり、緑色のボックスは、CLB への S/R (C3) 入力に応じてこれらを制御します。緑のボックス コントロールは、次のいずれかの方法で構成されます。
S/R から SD へ、アクティブでない RD で
S/R から RD まで、非アクティブな SD を使用
S/R 接続がないため、非同期セット/リセットが使用されていない場合、非アクティブな SD および RD
DINおよびEC:
DIN (C2) は他の CLB からの追加の高速相互接続データであるため、このデータは左側のロジック関数を使用する必要はありません。
EC (C4) はフリップフロップのイネーブル クロックで、M3 および M7 マルチプレクサの構成に応じて使用されます。
一部の FPGA アーキテクチャには、非同期セットとリセットの両方があり、非同期リセットなど、これらの一方しかないものもあります。デザインの論理レベルによっては、非同期セット操作の機能が必要になる場合がありますが、非同期リセットしか使用できない場合は、論理関数を使用してデータ出力が反転されるため、通常、両方のタイプのリセットは必要ありません。
