私はこれに頭を悩ませようとしています（大丈夫、試験の前夜に詰め込みます:)が、これを理解することはできません（ネット上で良い高レベルの概要を見つけることもできません）：
'ページテーブルエントリは複数のTLBエントリにマップできます。たとえば、すべてのページテーブルエントリが2つのTLBエントリにマップされる場合、これは2ウェイセットアソシアティブTLBとして知られています。
私の質問は、なぜこれを複数回マッピングしたいのかということです。確かに、TLBで表現できるエントリの最大数が必要であり、複製するとスペースが無駄になりますか？私は何が欠けていますか？
どうもありがとう
同じエントリをテーブルの2つの場所にロードするという意味ではありません。つまり、特定のエントリをテーブルの2つの場所のいずれかにロードできるということです。エントリをテーブル内の1つの場所にのみマップできる代替方法は、直接マップされたTLBです。
直接マッピングされたTLBの主な欠点は、メモリのある部分から別の部分にコピーする場合に発生し、（CPUが使用する直接マッピングスキームによって）両方の変換をTLBの同じ場所にマッピングする必要があります。 。この場合、TLBエントリを毎回再ロードすることになり、TLBはほとんどまたはまったく役に立たなくなります。双方向のセットアソシアティブTLBを使用することで、任意の2つのエントリを同時にTLBに含めることができるため、（たとえば）ポイントAからポイントBへのブロック移動で1日が台無しになることはありません。 2つの領域から読み取り、それらを組み合わせて、結果を3分の1に書き込みます（3つすべてが同じTLBエントリのセットにマップする変換を使用した場合）。
マルチウェイTLB（他のマルチウェイキャッシュと同様）の欠点は、特定の時間に特定のエントリを保持する可能性のある位置を直接計算できないことです。基本的に、適切なエントリを見つける方法を検索します。双方向の場合、これが問題になることはめったにありませんが、通常、4つの方法が有用な制限についてです。8ウェイセットアソシアティブ（TLB |キャッシュ）はまったく一般的ではありません。これは、8つの可能な場所でデータを検索することが過剰になり始めているためです。
ただし、時間の経過とともに、キャッシュまたはtlbで使用することが理にかなっている方法の数は増える傾向があります。メモリとプロセッサ間の速度の差は拡大し続けています。差が大きいほど、CPUが使用できるサイクル数が多くなり、単一のメモリクロックサイクル（または、複数のメモリクロックサイクルであっても、指定された数のメモリクロックサイクル）内で結果が生成されます。