verilog - Icarus Verilog: マルチビット配列解析エラー

Question

Icarus Verilog での適切なマルチビット配列宣言は何ですか? このコードで解析エラーが発生します input [19:0] array [0:9];が、試してみるとinput [20*10-1] array;、解析エラーはありませんが、入力/出力にエラーがあります。