UVMのポート、エクスポート、および実装ポートとは正確には何ですか??
ポートのようなものは、メソッドを呼び出すことによってデータ転送を開始することを知っています。その定義は、それに接続された実装ポートに存在する必要があります。しかし、まだ正確な違いはわかりません。
put port/export/implementation port を使用し、同様に get port/export/implementation port、analysis port/export & analysis/tlm fifo を使用するのはいつですか?