riscv - 32 ビットデータパス RISCV コア

Question

PublicConfig.scala の構成を変更して、ロケットコアをパラメータ化しようとしています。

しかし、XprLen と L1D_SETS を 32 に変更すると、コンパイルの問題が発生します。

可能であれば、Rocket Chip Generator で 32 ビットデータパスを生成する適切な方法は何ですか?

score 1 · Accepted Answer

Rocket-chip は現在、32b プロセッサの生成をサポートしていません。

データパスに必要な変更は最小限ですが、フロントエンドサーバーと通信するためのホストターゲットインターフェイス (現在、Rocket はテザーモードでのみ実行されるため) は、64b コアに対してのみ仕様が定められています。

また、L1D_SETSL1 データキャッシュ内の「セット」の数です ( 1 行あたりL1D_WAYS* L1D_SETS* 64 バイトがバイト単位の合計キャッシュ容量になります)。

riscv - 32 ビット データパス RISCV コア