verilog - シングル ビット ネットの出力ポートを駆動するベクトル化された入力ポート

Question

これらの 2 つのコードが同等でないのはなぜですか? 2 つの論理的等価性をチェックしていますが、失敗しています。エラーの可能性はありますか? 幅の不一致、または複数のドライバーによって駆動されるネットと見なされますか? 正式な検証に cadence LEC を使用しています

module driver (a, b);
  input [3:0] a;
  output wand b;

  assign b = a;
endmodule

module driver (a, b);
  input [3:0] a;
  output wand b;

  assign b = a[3];
  assign b = a[2];
  assign b = a[1];
  assign b = a[0];
endmodule