chisel - VCS で Chisel によって生成された verilog モジュールをテストするにはどうすればよいですか? vpi_uer.cc はチゼルでどのように機能しますか?

Question

チゼルチュートリアルで、走った後

sbt "run Hello --backend v --compile --test --genHarness --vcd"

Hello.v 、Hello-harness.v 、vpi_user.cc ファイルを取得しました

• Hello.v ファイルをテストするにはどうすればよいですか?
• vpi_user.cc の使用法は何ですか?

Answer 1

VCS でデザインをテストするには、生成された 2 つの Verilog ファイルを使用できます。

• Hello.v : Verilog で生成された Chisel デザイン
• Hello-harness.v : Verilog のテストベンチ コード ( --genHarness オプションで生成)。もちろん、テストを改善するために変更する必要があります。