2

arm ファミリの CPU (Cortex M3) でファームウェアの一部をデバッグしています。

デバッガーは、「ISR」と呼ばれるサブフィールドを含む「xPSR」と呼ばれるものを含む CPU レジスターを表示します。CPUレジスタのモードは「Mode = Handler」です。これは、m3 CPUが「スレッド」モードではなく割り込みハンドラーであることを意味します。これは私が知っていることです。

フィールド xPSR.ISR = 15 の値が表示されます。16 進数の 15 (12 月 21 日) に違いないと思います。そして、ISR ベクタ テーブルのコメントを見て、これは「システム タイマー ティック 0B」割り込みであると推測しています。実際、私は今、それが 10 進数の 15 であると推測しています。これは、私が見ている SysTick タイマー割り込みハンドラーです。 、誰が ISR を呼び出したのかをコードから判断するのは困難です。)

しかし、私は Cortex M3 チップについてかなりの初心者であり、ARM7TDMI についての知識は、それを使用しないことで薄れてしまい、思い出せません。そして、これはドキュメントのどこにも見つかりません。

誰かがこれを理解する方法を教えてもらえますか?

4

1 に答える 1

3

10進数の例外番号15は、CortexM3のSYSTICK割り込みです。

ARM Cortex M3テクニカルリファレンスマニュアルには、M3で使用されるさまざまな割り込み番号をリストした表（表5-1-例外タイプ）があります。

Exception type    Position       Priority       Description
--------------    ------------   --------       ------------------------------------
Reset               1             –3 (highest)  Invoked on power up and warm reset. On first instruction, 
                                                drops to lowest priority (Thread mode). This is asynchronous.
Non-maskable Int    2             –2            Cannot be stopped or pre-empted by any exception but reset. 
                                                This is asynchronous.
Hard Fault          3             –1            All classes of Fault, when the fault cannot activate because of 
                                                priority or the Configurable Fault handler has been disabled. 
                                                This is synchronous.
Memory Management   4             Configurable  Memory Protection Unit (MPU) mismatch, including access 
                                                violation and no match. This is synchronous. This is used 
                                                even if the MPU is disabled or not present, to support the 
                                                Executable Never (XN) regions of the default memory map.
Bus Fault           5             Configurable  Pre-fetch fault, memory access fault, and other 
                                                address/memory related. This is synchronous when precise 
                                                and asynchronous when imprecise.
Usage Fault         6             Configurable  Usage fault, such as Undefined instruction executed or illegal 
                                                state transition attempt. This is synchronous.
  -                 7-10            -           Reserved
SVCall              11            Configurable  System service call with SVC instruction. This is 
                                                synchronous.
Debug Monitor       12            Configurable  Debug monitor, when not halting. This is synchronous, but 
                                                only active when enabled. It does not activate if lower priority 
                                                than the current activation.
  -                 13              -           Reserved
PendSV              14            Configurable  Pendable request for system service. This is asynchronous 
                                                and only pended by software.
SysTick             15            Configurable  System tick timer has fired. This is asynchronous.

External Interrupt  16 and above  Configurable  Asserted from outside the core, INTISR[239:0], and fed 
                                                through the NVIC (prioritized). These are all asynchronous.
于 2010-07-08T05:04:58.093 に答える