clock - Nexys4-ddr FPGA ボードのクロックとして機能するようにスイッチを設定する

Question

Xilinx の新しいソフトウェア Vivado と Digilent の新しいボード Nexys4-ddr を使用しています。ハードウェア スイッチをクロックとして機能させて、時限シナリオを手動で進行できるようにしようとしています。私に与えられた情報は次のとおりです。

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets { clk }];

上記のコードを XDC ファイルに追加し、クロックを SW15 に設定します。

これを追加しましたが、指定されたコード行で「クロックを SW15 に設定する」必要があるかどうかはわかりません。例えば：

set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets { SW15 }]

そうでない場合は、SW15 の「プロパティの設定」コードを変更して、そのハードウェア リファレンスを新しいクロック ラインに渡すにはどうすればよいですか?

現在 SW15 のコードは次のようになっています。

set_property -dict { PACKAGE_PIN V10   IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L21P_T3_DQS_14 Sch=sw[15]