verilog - ザイリンクス 10.1 の DCM

Question

DCM で異なるクロックを生成する方法を教えてください。ザイリンクス 10.1 で単一のデジタル クロック マネージャー IP コアを使用して、20mhz、24mhz、28mhz、32mhz のクロックを同時に使用するとします。

Answer 1

ザイリンクスCoreGenアプリケーションでクロックウィザードを使用してみてください。

Answer 2

各デバイスファミリは、DCMの異なる実装を持つことができます。したがって、さらに先に進むには、検討する必要があります：-

どのザイリンクスFPGAをターゲットにしていますか？

と

入力クロック周波数は何ですか？

各DCMは、Clk、Clk 2x、Clk DV（Divde）、およびClk Fx（周波数合成）を提供します。

ClkDvの分周比（1.5〜16）を指定できます。

ClkFxの場合、複数（M）と除算（D）の値を指定すると、クロックレートが入力されます* M/D。

したがって、単一のDCMでは、要求する20mhz、24mhz、28mhz、および32mhzのクロックを提供することはできません。

OutputLogicが言及している時計ウィザードを使用する場合は、可能な組み合わせで遊ぶことができます。ザイリンクスのWebサイトからWebpackをダウンロードすると、時計ウィザードを入手できます。