私は、周波数ホッピング トランシーバーに関するプロジェクトに取り組んでいます。FPGA にフェーズ ロック ループ、つまりデジタル PLL を実装したいと考えています。入力信号を特定の周波数で乗算し、LPF に通します。今度はこの低周波を DDS に与えます。DDS を VCO のように機能させ、入力位相/周波数にロックさせたいと考えています。どうやってやるの？
また、DDS の位相アキュムレータがどのように機能するかを知る必要があります。対応する周波数を生成するために、どのように、またはどのような入力を取得していますか?