memory - Nehalem メモリ アーキテクチャのアドレス マッピング

Question

12 GB の RAM (6x2GB) を搭載した 2 プロセッサの Nehalem Xeon サーバーの場合、メモリ アドレスは物理メモリ モジュールにどのようにマップされますか?

3 つの同一のメモリ モジュールを備えた単一のプロセッサ Nehalem では、メモリ帯域幅を向上させるためにアドレス空間がモジュール全体にストライプ化されると想像できます。しかし、どのようなストライプサイズでしょうか? そして、2 番目のプロセッサ (+ メモリ) はその状況をどのように変えるのでしょうか?

Answer 1

Intel はそれについてあまり明確ではありません。すべての詳細を調べるには、ハードコアな技術文書を掘り下げる必要があります。これが私の理解です。各プロセッサにはメモリ コントローラが組み込まれています。一部の Nehalem にはトリプル チャネル コントローラがあり、一部にはデュアル チャネル コントローラがあります。各メモリ モジュールは、プロセッサの 1 つに割り当てられます。トリプル チャネルとは、アクセスがモジュールの 3 つのバンクにわたってインターリーブされることを意味します。デュアル チャネル = 2 つのバンク。

特定のインターリーブ パターンはある程度構成可能ですが、その設計を考えると、最終的に 64 ～ 256 バイトのストライプになることはほぼ避けられません。

プロセッサの 1 つが他のプロセッサの IMC に接続されているメモリにアクセスする場合、アクセスは両方のプロセッサを経由するため、追加のレイテンシが発生します。