PCI 構成スペースでは、キャッシュ ライン サイズはシステム キャッシュライン サイズを DWORD 単位で示します。このレジスタは、メモリ書き込みおよび無効化コマンドを生成できるマスター デバイスによって実装される必要があります。
このレジスタの値は、マスター デバイスでも使用され、メモリへのアクセスに Read、Read Line、または Read Multiple コマンドを使用するかどうかが決定されます。
キャッシュライン ラップ アドレッシング モードを使用してメモリ バーストを許可するスレーブ デバイスは、このレジスタを実装して、バースト シーケンスがいつキャッシュラインの先頭にラップするかを知る必要があります。
ただし、このフィールドは、従来の互換性のために読み取り/書き込みフィールドとして PCI Express デバイスによって実装されますが、PCI Express デバイスの動作には影響しません。
では、PCIe システムはメモリ書き込み無効化機能をどのように実装するのでしょうか?