fpga - ISE と EDK プロジェクト間のインターフェイス

Question

fpga(Virtex4)で画像処理をしています。vhdl で uart プログラムを作成しましたが、fpga で動作しています...ハイパーターミナルを介してデータを取得しています...私の問題は、ピクセルをメモリ (ddrsdram) に保存することです。これには EDK を使用します。問題は、ISE と EDK プロジェクト間のインターフェイス方法がわからないことです。EDK を初めて使用します。EDK の使用方法がわかりません。 11.1

早急な回答を希望...

Answer 1

最初に (既に聞いたことがあるように) アップグレードします。コンパイル時間 (IME) は、過去数回のリリースで短縮されました。そして、統合は大幅に改善されました。

あなたの質問に関しては、次の 2 つのオプションがあります。

• EDK デザインを ISE デザインに取り込みます。EDK デザインに十分な数の IO ピンを配置して、他の IO に加えて UART デザインと通信します。EDK デザインと UART をインスタンス化し、それらを配線する ISe のトップ レベルを用意します。そして、外の世界への他の EDK IO

• UART デザインを pcore に変換して、EDK に直接プルできるようにします。まず MPD ファイルを読んでください。

しかし..... EDK を使用している場合、UART の何が問題になっているのでしょうか?