N 個の入力と 1 個の出力を持つブラック ボックス回路があるとします。
M 入力の値を修正し、回路が満足できる残りの入力 (NM) の値を見つけたいと考えています。Verilog RTL の M 入力を手動で修正し、(abc を使用して) CNF に変換すると、正しい結果が得られますか? この種の問題に対する正しいアプローチですか?
N 個の入力と 1 個の出力を持つブラック ボックス回路があるとします。
M 入力の値を修正し、回路が満足できる残りの入力 (NM) の値を見つけたいと考えています。Verilog RTL の M 入力を手動で修正し、(abc を使用して) CNF に変換すると、正しい結果が得られますか? この種の問題に対する正しいアプローチですか?