次の図とテキストが表示されます。筆者はAND、制御信号となるゲートについて言及しているPCSrc。しかし、図からこの関係を作ることはできません。ここにテキストがあります、
ALU は分岐命令でレジスタの比較を実行し、その ZERO 出力で HIGH ロジックを生成します。この ZERO 出力は、制御信号 Branch と AND 演算され、分岐が行われたことを示すために使用されます。このＡＮＤゲートの出力は制御信号ＰＣＳｒｃであり、これは次のシーケンシャルアドレス（分岐が行われない場合）とＢＴＡ（分岐が行われる場合）との間で選択するマルチプレクサを制御する。BTA は専用の加算器によって計算されます。
あなたがどの部分から関係を作っていないのか正確にはわかりません。次に使用する PC アドレスを計算するために使用するさまざまなブロックを図で丸で囲んだ部分について説明します。
ブロック 1 は、現在の PC アドレスに 4 を加算する単なる加算器です (したがって、次の PC アドレスである nPC が得られます)。
ブロック 2 の ALU は、分岐比較を行うために使用されます。比較を行うと、比較された 2 つの値が等しいかどうかが Zero フラグに反映されます。この出力はブロック 3 (AND ゲート) で PCSrc フラグを計算するために使用されます。制御ブロックからの分岐信号が 1 で、ブロック 2 のゼロ フラグも 1 の場合にのみ 1 になり、マルチプレクサ ブロック 4 の ALU 加算器からの結果が選択されます。前。
次に、マルチプレクサ・ブロック５は、無条件ジャンプ・アドレス（ジャンプ命令でのみ選択される）または上述のマルチプレクサ４の出力のいずれかを選択し、選択されたアドレスはＰＣレジスタに記憶される。
