ネットワーク スイッチの共有メモリへの 32 ビット幅のメモリ バスがあるとします。ここで、パケットの保存を最大化並列にしたいと考えています。各入力ポートの後に DMA を配置したので、1 つのパケットが完全に格納されるまでスイッチ コントローラーはブロックされません。各入力ポートの 1 つのパケットが 8 ビットであると仮定します。では、メモリ バスを 4 つの 8 ビット サブメモリ バスに分解して、各 DMA が 8 ビット幅のパケットを対応するメモリ アドレスに並列に導くことができるようにすることはできますか (競合を一時的に無視します)。
このような奇妙な質問と、コンピューターの構成とアーキテクチャについてよく知らないことで申し訳ありません。