問題タブ [amd-processor]

私はCでマルチスレッドプログラムを書いています.1つのコアが定期的にリンクされたリストの先頭からアイテムを取得し、他のコアがリストの後ろにアイテムを追加します(スレッドセーフのためにCASマジックを使用し、他の誰かがそれを提供してくれました) . リストの先頭からアイテムを取得するコアが次のアイテムのプリフェッチを開始するだけで、別のコアのキャッシュにあるはずの次のアイテムのプリフェッチを開始すると、私のプログラムはより高速に実行されるようです。

現在、Debian Linux で gcc を使用してコンパイルしている AMD Opteron 6168 をターゲットにしています。私が見つけることができるのは、 -O3 を使用してコンパイラが挿入したプリフェッチを有効にすること（ループの場合だと思います）と、PREFETCHWのようなAMDプリフェッチ命令名についての言及だけです。

私が求めているものの参照を見つける方法、またはそのようなステートメントをおそらくアセンブリのブロックとして C に挿入する方法がわかりませんか?

私は、組み込みの AMD Geode LX でいくつかのマシン ビジョン コードを大幅に最適化する作業を行っています。x86 MMX 命令を多用して、Assembly で計算量の多い部分を書き直すところまで行っています。

基本的な MMX 命令セットには多くのリファレンスがありますが、Geode LX を最適化するための具体的なガイドを探しています。

AMD の Web サイトには、AMD64 と Athlon の最適化ガイドがいくつかありますが、特にジオードに関する情報を見つけることができませんでした。

パイプライン処理、さまざまな命令の速度、およびその他の速度に関する重要な情報など、Geode 固有の情報を探しています。Geode がどのように機能するかについての情報だけでなく、コードを改善するためのヒントも非常に役立ちます。

AMD Geode LX 800 を使用しています。

[編集] AMD Athlon および Opteron プロセッサのみに焦点を当てていることを除いて、この Web サイトはまさに私が探しているものです: http://www.agner.org/optimize/

バイキュービック補間は一般的な補間方法の 1 つですが、OpenCL で機能する実装が見つかりません。OpenCLでバイキュービック補間を自分で書くことにしたのですが…

カーネル プログラムに問題があります。

カーネル実行を実行すると、プログラムがエラー CL_EXEC_STATUS_ERROR_FOR_EVENTS_IN_WAIT_LIST で失敗しました。エラーの原因に関するその他の情報はありません。私は javacl バインディング フォーム Google コードを使用しています: http://code.google.com/p/javacl、Ubuntu Linux 10.10 上の AMD Accelerated Parallel Processing SDK 2.3、ハードウェア AMD Radeon 5xxxHD

AMD APP SDK (

float4 val=read_imagef(signal, sampler, (float2)(x+iX,y+iY)); のコメントを外すと、バイキュービック補間 "float4 val=..." のコメント計算はすべてエラーなしで動作します (ただし、バイリニア補間を使用します)。このエラーは、無効なメモリ アクセスまたはレジスタ メモリ オーバーフローが原因であると考えられます。

このプログラムをローカル メモリを使用するように書き直しましたが、まだ正しく動作しません。

この問題に対する決定を知っていますか。

Java ソース + maven2 ビルド. コマンド「mvn clean compile exec:java」を使用して、デモをコンパイルして実行します。

よろしく、イゴール

以下に説明する順序に関して、いくつかの関連する質問があります。

1. これらの順序付けの保証を考えると、多くの場所で明示的なフェンスは必要ありません。しかし、コンパイラ、特にGCCに「フェンス」をどのように表現できますか？つまり、プログラムの順序の保証は、オプティマイザーがプログラムを並べ替えない限りのみ適用されます。

2. そのような保証を提供しない汎用コアを備えた一般的/人気のある新しいチップが使用されていますか？

3. 私はC++0xでインターリーブのアイデアと少し混乱しています。これらの保証を利用するには「アトミック」クラスを使用する必要がありますか、それともこれらの保証を利用する方法を提供するドラフトに他の側面がありますか？

メモリオーダリング

IntelとAMDはどちらも、少なくともx86_64を使用して、単一のプロセッサで実行されるストア操作に関してメモリのロードがシーケンシャルであることを保証します。つまり、一部のプロセッサがこれらのストアを実行する場合：

1. ストアA<-1
2. ストアB<-2
3. ストアC<-3

他のプロセッサがC（3）を認識した瞬間に、前のストアA（1）およびB（2）も認識されることが保証されます。これで、プロセッサ間の可視性がインターリーブされる可能性がありますが、任意のプロセッサからのストアの順序もシーケンシャルになります。

また、プロセッサ0がプロセッサ1によって格納された値を読み取り、次に値を書き込む場合、新しい値を読み取るプロセッサ2もプロセッサ1からその値を確認する必要があるという推移的な保証があります。

IOおよび特殊デバイスを扱う特殊なケースは無視してください。私は一般的なメモリ保証にのみ興味があります。ここでの順序付けは、並行アルゴリズムにとって最も重要であるため、私が最も興味を持っているビットです。

新しい ec2 インスタンスに AMD または Intel CPU をどのように選択しますか?

X86-64 プロセッサの NUMA ドキュメントは既に探しましたが、残念ながら NUMA の最適化ドキュメントしか見つかりませんでした。

私が欲しいのは、システムで NUMA を初期化する方法です (これには、システムのメモリ トポロジとプロセッサ トポロジの取得が含まれます)。X86-64 AMD および Intel プロセッサの NUMA に関する優れたドキュメントを知っている人はいますか?

IT++ を ACML でインストールしたい

最初に ACML をインストールしてから、次のようにしました: export LDFLAGS=$LDFLAGS:"-L/opt/acml4.4.0/ifort32/lib"

そのため、IT++ はそれ自体を構成するときにそれを見つけることができます。

次に、IT++ ディレクトリに移動し、「./configure」と入力しました。

次に、次のエラーが表示されます。

config.log に行ったところ、興味深い行が以下に示されています。

なぜこれを行うのですか？

Open64には、 Intel Short Vector MathLibraryOperationsと同等のものがありますか。

ありがとうございました。

何人かの友人と一緒に、openCL を使用したいと考えています。このために新しいコンピューターを購入しようとしていますが、openCL の使用に関して AMD と Intel のどちらがよいかを尋ねました。グラフィックカードはNvidiaで、グラフィックカードに選択肢がないため、Intel CPUを購入したいと考え始めましたが、いくつかの調査の結果、openCLではAMD CPUの方が優れている可能性があることがわかりました. 両方を比較するベンチマークは見つかりませんでした。

AMD は OpenCL で Intel よりも優れていますか? openCL のパフォーマンスのために、AMD CPU を搭載した Nvidia カードを使用することは問題ですか?

ありがとうございました、

GrWEn

AMDGPUのGPUメモリの単一ブロックには128MBの制限があることを私は知っています。Nvidia GPUにも同様の制限がありますか？