問題タブ [bmi]

次のコードがあります。

私が得るさまざまなコンパイラとオプションで実行しています（アセンブリを示しています）：

クラン

-mlzcnt なしの GCC

-mlzcnt を使用した GCC

-mlzcnt なしの G++

-mlzcnt を使用した G++

違いは明らかに -mlzcnt の使用ですが、私は実際に C++ で作業しており、そのオプションがないと g++ でコンパイルされません (clang++ は問題ありません)。-mlzcnt を使用すると、結果は 63-(-mlzct なしの結果) のように見えます。gcc の -mlzcnt オプションに関するドキュメントはありますか (情報ファイルを調べましたが、何も見つかりませんでした)。lzcnt 命令を選択する以上のことはありますか?

両方の指示について少し混乱しています。最初に、スキャンされた値が 0 で、結果が undefined/bsr または bitsize/lzcnt であるという特殊なケースを破棄しましょう。この違いは明確であり、私の質問の一部ではありません。

バイナリ値を取りましょう0001 1111 1111 1111 1111 1111 1111 1111

Intelの仕様によると、結果lzcntは3です

Intel の仕様によると、結果bsrは 28 です

lzcntカウント、bsrインデックスまたはビット 0 (LSB) からの距離を返します。

利用可能な CPU に BMI がない場合のように、どのように両方の命令を同じにして、どのようlzcntにエミュレートすることができますか? それとも、msbbsrの場合はビット 0ですか? bsrIntel の仕様の両方の「コード操作」も異なります。1 つは左からカウントまたはインデックスを作成し、もう 1 つは右からカウントまたはインデックスを作成します。

誰かがこれに光を当てることができるかもしれません.フォールバックへのフォールバックが同じ結果で機能するBMI/lzcntかどうかをテストするための指示がないCPUはありません(スキャンする値0の特別なケースは決して起こらないため).bsr

BMI2命令が付属している CPUの場合、組み込み関数を使用して、GCC で並列ビット デポジット (pdep) と並列ビット抽出 (pext) を使用できます。

• unsigned int _pdep_u32 (unsigned int, unsigned int)
• unsigned int _pext_u32 (unsigned int, unsigned int)
• unsigned long long _pdep_u64 (unsigned long long, unsigned long long)
• unsigned long long _pext_u64 (unsigned long long, unsigned long long)

Intelコンパイラで同等のものは何ですか? そしてclangで？

このmulx命令は、Haswell プロセッサから始まる BMI2 命令セットで導入されました。

Intelのドキュメントによると、組み込みのmulx

ただし、BMI2または一般に、 Intelの組み込みガイドオンラインからそのような組み込みは見つかりません。ただし、ADX 命令セットから addcarry 組み込み関数が見つかります。

このリンクによると、本質的なものはmulx_u64ありますが、それも見つかりません。

MSVC は MSVC 2005 に_umul128 組み込み関数を追加しましたが、それは生成するだけで生成mulしませんmulx(MSVC で BMI2 を有効にする方法がわかりません)。

(または) を使用して GCC でmulx間接的に命令を生成できますが、組み込みを使用してより直接的に行うことをお勧めします。__int128-mbmi2-march=haswell

ADX 組み込み関数が存在するのに、 Intel のドキュメントmulxで定義されているものがないのはなぜですか?

適切な解決策を見つけるために Web を検索していましたが、あまり成功しませんでした。それで、あなたの誰かがそれについて何か知っていることを願っています: " Intel Bit Manipulation Instruction Sets 2 " (BMI2) コンパイル時間を検出する方法はありますか? 入手可能性に基づいて条件付きのものを作りたいです。

与えられた:

• 少なくとも 1 つのセット ( ) ビットを含むビットマスクa(たとえば、 )。std::uint64_t1
• (つまり)bのサブセットであり、少なくとも 1 つのビット セットを持つセレクター ビットマスク。aa & b == b

aのビットと重複する連続した 1 ビットのスパンを選択したいb:

が falseでcあるため、XXXX グループは 0です。Z ビットの 1 つが設定されているb & XXXXため、ZZ グループがコピーされます。同じ理由 bで YYY グループも設定されています。では、1 つのグループに複数のビットを設定できることに注意してください。cba

1したがって、 内のs の連続するグループごとに、これらの位置のいずれかにがある場合は、内aのすべてのビットを設定します。より複雑な例:cb1

ビット論理命令/組み込み関数 (MMX、SSE、AVX、BMI1/BMI2)、または効率的に計算できるビット操作のトリックはありcます aかb? (つまり、ループなし)?

追加：

Denis' answer からのヒントを使用すると、ループベースのアルゴリズムしか想像できません。

複数のプラットフォームで実行されるコードがいくつかあります。コードは、Core i7 第 5 世代のように、利用可能な場合はBMI/BMI2組み込み関数を使用します。Solaris 11.3 で Sun が提供する GCC は と を定義__BMI__して__BMI2__いますが、BMI/BMI2 組み込み関数を見つけるのに問題があります。

immintrin.h をインクルードしても違いはありません。

_blsr_u64Solaris 11.3 で GCC を使用する場合、どのヘッダーを含めますか?

GCC からの関連する定義は次のとおりです。

そしてCPUの特徴：

そしてGCCバージョン：