問題タブ [iommu]

SR-VIO の脆弱性に関するネット上の情報はほとんどないようです。

SR-VIO の現在のステータスは何ですか? BIOS でこの機能を有効にするか、無効にする必要がありますか?

ホスト メモリから FPGA への DMA ページに PCIe ドライバを書き込もうとしています。私のホスト セットアップは Cavium ThunderX2 で、FPGA は Xilinx Alveo U50 です。

ホストとの間の DMA により、ARM SMMU v3.4 はイベント 0x10 Translation faultをスローします。dma_map_single(..) および dma_alloc_coherent(..) Linux API を使用して、ページの仮想アドレスを DMA 対応アドレスにマップしています。

イベント レコード、コンテキスト記述子、およびストリーム テーブル エントリをさらに調べると、次の情報が得られます。

取得したページのサンプル仮想および DMA アドレス -

すべて問題ないように見えるのに、なぜステージ 1 変換エラーが発生するのか理解できません。技術的には、バイパスされ、入力アドレスが TTB0 を介して変換されるため、ステージ 2 フォルトが発生するはずです。

PS私はARM v8の初心者です。コメントで追加情報が必要な場合はお知らせください。

添付されているのは、障害F_TRANSLATIONの写真です。

Intel vt-x テクノロジーを使用して独自のベアメタル ハイパーバイザーを開発しています。

私の目標は、ハイパーバイザー上で実行している OS からアクセスできないようにすることです。そのため、メモリ アクセスから保護するために EPT テーブルを構成しました。DMA アクセスを備えたデバイスからの保護が失われていると思います。

すべての PCI デバイスがハイパーバイザーのメモリ領域にアクセスできないようにする方法を教えてください。コード例は私にとって完璧です。

ところで：答えに影響する可能性がある場合は、QEMU環境を使用してプロジェクトをテストします。