問題タブ [stream-processing]

最近の WiFi 暗号化は、最新の GPU の並列処理能力を使用することによって力ずくで行われました。 同様の手法が役立つと思われる実生活の問題は他に何があると思いますか?

istream::putback(char)OCamlの C++ メソッドに相当するものはありますか?

stdinの先頭に文字を追加するにはどうすればよいですか?

PHP アプリケーションを実行するとき、または HipHop を使用して C++ でコンパイルされた PHP アプリを実行するときに利用できるハードウェアについて、さらに理解しようとしています。マイクロサーバーをセットアップし、GPU を使用して CPU が要求を処理できるようにしたいと考えています...

誰？

ここが質問するのに適切な場所かどうかは本当にわかりません。さまざまな種類のハードウェアのさまざまなプログラミング モデルに興味があります。

このように始まります。NVIDIA CUDA で行っていたいくつかの作業を紹介していました。GPU をコプロセッサーとして使用する際の主な問題の 1 つは、ホストと GPU の間でデータを転送する必要があるという事実です。その後、何人かの人々が AMD の「APU」と、グラフィックス コアが通常の CPU コアと同じダイ上にあるという事実について私に質問し始めました。

Intel/AMD CPU+GPU チップには、専用の NVIDIA カードほど多くのグラフィックス コアが搭載されることはないことを指摘して、質問をかわしました。

問題は、AMD APU や Intel Sandy/Ivy Bridge チップのプログラミング モデルがどのようなものか、よくわかりません。

私の質問は次のとおりです。

1. AMD/Intel チップのグラフィックス コアを利用するために、プログラムはどのように作成されますか?
2. これらのグラフィックス コアは本当にホスト メモリに直接アクセスできますか?
3. SP および DP FLOPS で、これらのチップのパフォーマンスの種類に関する情報はありますか?
4. CUDA から来て、NVIDIA GPU のプログラミングと問題の他のチップとの間にどのような類似点がありますか?
5. Cell プロセッサの SPE はどのようにメモリにアクセスしたのか、またはそのプログラミング モデルは現在の Intel/AMD チップと比べてどうだったのでしょうか?

ルール エンジンを設計する必要があるとします。静的な構成ルールに応じて、一連の責任が実行時に変化します。この問題を実装するための最適な設計パターンは何ですか?

たとえば、一部の構成に応じて、ストリーム内の一連のイベントを (1) フィルタリングする、(2) サブセットに分割する、(3) 変更することができます。

ストリームごとに、顧客は 3 つすべてを選択するか、3 つのうちのいくつかを選択するか、3 つのいずれも選択しないことができます。

したがって、アセンブリ パイプラインは、各ストリームの構成に基づいて実行時に構成する必要があります。

これを達成するための最適な設計パターンはどれですか?

コンピューターにATIMobilityRadeon4650があります。OpenCL1.2SDKを使用してAMDAPPSDK v2.7をインストールし、サンプルアプリケーションを開きました。それらはすべて、GPUが見つからないことを示しています。ただし、スタートガイドによると、私のビデオカードはサポートされていますが、ベータ版のみです。私はドキュメントを調べてグーグルを試しましたが、助けにはなりません。SDKにカードを認識させるにはどうすればよいですか？現在、Windowsx64で実行しています。

Clojureを使用して大きな（> 1GB）ファイルから行番号で5行を取得しようとしています。私はもうすぐそこにいますが、奇妙なことがいくつか見られます。何が起こっているのかを理解したいと思います。

これまでのところ私は持っています：

今、(read-lines "my-file" [0])問題なく動作します。ただし、渡すと[0 1]次のスタックトレースが得られます。

ファイルから2行目を読み取る前に、ストリームが閉じられているようです。興味深いことに、ファイルからのような行を手動で引き出すと(nth lines 200)、multi-nth呼び出しはすべての値<=200で機能します。

何が起こっているのか分かりますか？